希望以尽可能低的成本创建新产品的系统公司需要一种在躁、更可预测的设计周期内轻松编写设计的方法。 随看新的基于标准的接口、体系结构和实现方法的使用越来越多， 硬件设计师需要一个设计创作解决方案，该解决方案可以根据其不断发展的技术和方法需求进行扩展。 Cadence©Allegro@Design Authoring是一种可扩展且易于使用的解决方案，可使用原理图或类似电子表格的界面快速创建设计意图（连接性加上高速约束）

Allegro Design Authoring

Allegro Design Authoring以"基本+选项"配可断变化的需求提供可扩展的解决方案。Allegro Design Authoring （Base）提供了一 个强大且易于使用的原理图创建环境， 允许您为产品创建平面或层次结构原理图。其企业级原理图编辑器与Allegro AS模拟器、Allegro PCB SI Signal Explorerand Simulato和lAllegro PCB Designer无缝集成， 为可预测的数字、阕以、射频和混合信号设计提供约束驱动的PCB设计流程。 "多样式"选项允许您快速为设计创建连接，而无需符号或以图形方式连接符号上的管脚/端口。其类似电子表格的界面使得为大引脚数设备或背板设计创建设计意图变得容易，比传统的基于原理图的方法快5到20倍。 "高速"选项允许您通过分层、可重用的电气约束集（ECSET）将高速约束与连从而创建真正的设计意图。这使得约束驱动的PCB实现流程能够确保从概念到制造的更短、可预测和完整的PCB设计周期。 其他配置包括Team Design Option，FPGA System Planner Option， FPGA ASIC Prototyping Option，和 a Design Publisher Option。

优势

・缩短创建设计意图的时间

・支持并行原理图和布局设计

・通过经验证的约束驱动流程减少设计旋转

・灵活的设计重用，减少返工并防止错误

・通过驱动数字、模拟和预布局信号完整性模拟器的单一原理图消除反工

・通过企业部署就绪的可扩展"基础+选项"配置，降低总体拥有成本