市场对更多功能的需求推动了向高级封装的转移，以适应复杂的设计。为了有效地设计这些复杂的软件包，需要一个复杂的实现工具来解决电气和物理约束。 Cadence® IC封装设计技术以其高效、灵活和可靠的密集、先进封装设计实现而在世界范围内得到认可。集成的信号和电源完整性分析可确保在整个设计周期内共同应对电气和物理挑战。 使用Cadence IC封装设计技术，设计人员可以通过首次成功满足压缩的进度要求。

Cadence集成电路封装设计技术

成电路封装是目前硅装板设计流程中的一个关键环节。 Cadence Allegro®平台为PCB和复杂封装的设计和实施提供了可扩展的技术。 Cadence IC封装设计技术允许设计师优化复杂的单模和多模引线键合和倒装芯片设计，一实现成本和性能， 同时满足较短的项目 时间表。

这种约束驱动的行业标准技术支持系统规划、高级OSAT和基于铸造厂的封装设计，从单个模具到复杂系统。 Cadence IC封装设计技术实现了高效的引线键合设计技术、约束感知基版互联设计以及详细的互连提取、建模和信号完整性/功率传输分析。

Cadence IC封装布局设计技术可用于多个不同的产品和层次，包括：

・Allegro Package Designer Plus (with license)

・Silicon Layout Option (with license)

・SiP Layout Option (with license)

・OrbitIO™ interconnect designer (with license)

・RF Layout Option (with license)

・Symphony™ Team Design Option (with license)

・System Connectivity Manager (with license)