优势

●  与以前的方法相比，生产力提高了 2 倍之多

●  设计收敛周转时间缩短 50%，计算和内存总成本降低 50%

中国，上海—楷登电子（美国 Cadence 公司，NASDAQ：CDNS）近日宣布，Realtek 成功使用Cadence®Tempus™Timing Solution签核 N12 高性能 CPU 内核，同时显著改善了功耗、性能和面积 （PPA）。通过采用 Tempus Timing Solution，Realtek 将生产力提升了 2 倍，与之前使用的方法相比，设计收敛周转时间缩短了 50%。此外，Realtek 的计算成本和内存占用降低了 50%。

Cadence 签核解决方案为 Realtek 团队提供了多项关键优势，包括：

●  黄金级准确签核分析：Cadence 的 Tempus Timing Solution 和 Quantus Extraction Solution 助力 Realtek 团队以十足把握交付精确、质量良好的硅片

●  提高生产力，缩短工期： 借助带有 SmartMMMC Optimization 功能的 Tempus ECO Option，Realtek 能够在 Innovus™ Implementation System 内以更少的迭代更快地完成时序收敛

●  节省计算资源： Tempus CMMMC 带有并发多模式多工艺角技术，能够帮助 Realtek 在一次运行中实现所有视图，从而在显著节省机器资源的同时更快地完成设计

“在规定的时间内向市场推出性能最佳的元件，对我们的业务至关重要，而 Cadence Tempus Timing Solution 帮助我们实现了这些目标，”Realtek 副总裁 Yee-Wei Huang说道，“我们与 Cadence 合作，成功完成了 N12 设计项目，快速推出了质量良好的硅片。在此次成功合作的基础上，我们计划采用一系列技术，为多个新项目部署 Tempus Timing Solution。”

“先进节点设计的热度越来越高，复杂性也不断增加，因此像 Realtek 这样的客户必须找到快速提高生产力的方法，以满足产品上市的时间要求，并实现最佳 PPA，”Cadence 数字与签核事业部研发副总裁 Sharad Mehrotra说道，“我们与 Realtek 密切合作，有力证明了Cadence的时序签核解决方案能够满足该团队的所有关键要求。Realtek 成为了我们众多签核解决方案采用者中的一员，我们也期待将来继续与他们深化合作。”

Tempus Timing Solution 是更广泛的 Cadence 数字全流程的一部分，为签核和设计流片提供了一种快速的方法。Tempus Timing Solution 和数字全流程支持 Cadence 的智能系统设计（Intelligent System Design™）战略，旨在加快 SoC 卓越设计。有关 Tempus Timing Solution 的更多信息，请访问www.cadence.com/go/tempusrcs。