Advanced SI 技术采用频域、时域和统计分析方法，解决从DC到 56GHz (112Gbps) 以上的信号完整性问题。

图1 SystemSI 拓扑环境

Sigrity Topology Explorer

通用拓扑探索功能，是探索端到端的信号和电源拓扑的理想方案，包括用于同时执行 SI 或瞬态电源完整性 (PI) 分析。此外，您还可以使用复杂的互连通道模型，并将它们连接到单个驱动器/接收器/离散元件，从而自动为互连模型上的每个端口复制电路。此功能包含在Sigrity Aurora 软件中，其网络信息可直接从物理 PCB 或 IC 封装设计中自动提取。

Sigrity SystemSI 并行总线分析

端到端分析适用于如DDRx内存的源同步并行总线接口。包含过孔向导的前仿真功能使您可以快速生成并连接模型，并基于该模型展开后续设计。随着设计被优化完善，您可以更换更详细的模型，以反映实际的硬件设计。Advanced SI 包括以下功能：

并行仿真中考虑了介质损耗和导体损耗、反射、码间干扰 (ISI)、串扰和同步开关噪声(SSN) 的影响。这些仿真可以充分考虑非理想电源分配系统的影响。图形化输出及后处理选项能为快速改进系统提供思路。

可以将仿真结果与常见 JEDEC 标准（例如 DDR4 和 DDR5）进行比较，以确保设计满足标准规范的要求。如有需要，可以配置额外测试以补充规范测试，或者针对专有 IP 创建自定义合规性测试包。

使用此屡获殊荣的芯片对芯片分析的基本模板进行早期评估，该分析侧重于高速SerDes设计，如PCI Express®（PCIe®）、HDMI、SFP+、Xaui、Infiniband、SAS、SATA和USB。行业标准的IBIS-AMI发射机和接收机模型支持使您能够使用来自多个供应商的芯片模拟串行链路的信道行为。如果你是一名芯片模型开发人员，你可以使用有助于IBIS-AMI模型开发的技术。您可以添加多个封装、连接器和板的模型，以反映整个通道。仿真发现了串扰问题，并显示了芯片级时钟和数据恢复（CDR）技术的有效性。全信道模拟，包括数百万比特的数据，确认整体BER，以确定抖动和噪声水平是否在指定的容差范围内。您可以获得适用于流行接口（即PCIe 5.0）的合规套件，以自动化所需的信号质量检查。如果您的首选标准不可用，您也可以配置自定义合规套件。

图2 

产品功能

l非理想电力输送系统的精确处理对SI的影响

l同时评估SI效应，如损耗、反射、串扰和同时切换输出（SSO）

l支持行业标准的IBIS-AMI发射机和接收机模型，可以模拟具有多个供应商芯片的串行链路的信道行为

l高度自动化的测量和报告功能