全国销售免费咨询热线
400-0077-961
Sigrity OptimizePI
Cadence® Sigrity™ OptimizePI™环境对去耦电容器(decap)的自动选择和放置,以确保产品按尽可能低的成本达到电力输送网络(PDN)的性能目标。Sigrity OptimizePI方法可应用于PCB和IC封装或其组合。Cadence专有且经验证的Sigrity分析技术通过高效的优化引擎得到了增强,以独特的方式实现基于成本的PDN设计。Sigrity OptimizePI功能可以充分探索可行的设计空间,并实现确定一系列候选的去耦电容实现,使用户能够精确定位理想的方法。
产品详情
优势
使用Sigrity OptimizePI技术可以:
对去耦电容器的选择和放置进行自动化
消除去耦电容器在PCB和IC封装中的过度设计
降低新设计和后期生产产品的PDN成本
通过多余的去耦电容重新获取设计区域
制定有效的去耦电容器设计准则
探究布局前去耦电容器布置和选择的场景
对PDN成本和性能的权衡进行交互式评估
了解系统级和设级PDN性能
创建最低成本、最优性能的去耦电容布置表
从原理图数据中获取Cadence Allegro® PowerTree™数据,并可视化PDN拓扑结构。
使用在PCB设计中逻辑设计阶段捕获的PowerTree数据自动设置布线后分析
前所未有的成本节约
消除去耦电容器过度设计

Sigrity OptimizePI环境下通常可以节省15%至50%的去耦电容成本。通过减少放置去耦电容器的数量和在可行的情况下视价格较低的器件为目标来实现成本的节约。这对具有大量去耦电容器件的设计和进行批量生产的设计受益是最大的。设备供应商一般会建议遵循通用准则,例如“一个去耦电容对应一个电源引脚”,或是描述首选去耦电容实施方案。这两种方法通常会导致系统过于稳固,不够灵活。而Sigrity OptimizePI方法有助于公司利用这一差额获得市场优势。

确保PDN性能

Sigrity OptimizePI工具在分析确保PDN性能的同时实现了成本节约。或者,Sigrity OptimizePI工具可以被配置为在不考虑成本的情况下使性能最大化或减少去耦电容面积。考虑到性能、去耦电容器的选择、器件成本、和放置费用之间的复杂相互作用,Sigrity OptimizePI设计方案是所有可行设计中性能最好的替代方案。分析结果基于在频率上平均的综合PDN性能。用户可以设置特定于设备的目标,并确定关键频率以进行进一步细化。时域结果的确认也包括在内。


图1 Sigrity OptimizePI功能可快速确定以更低成本提供相同或更好性能的设计


使用模型
虽然主要针对布局后PDN优化,但也可以探究布局前的设计场景。这有助于在设计流程的早期消除去耦电容过度设计,并支持对单个设备基于分析的去耦电容放置设计的开发引导。在设计实施过程中,可以调用在设计的逻辑设计(原理图)阶段捕获的PowerTree信息,在开发独立电源导轨时对其进行仿真。由于仿真设置是自动化的,无论布局设计师还是PI工程师都可以验证目标阻抗是否满足设计中阶段任务的约束条件。对于布局后的应用程序,Sigrity OptimizePI方法的工作原理是从布局数据库导入初始设计。Sigrity OptimizePI功能也可以给制造工程师使用,以降低后期生产成本。优化的去耦方案可以在Cadence PCB设计工具中自动更新。
以任务为中心的工作流

在Sigrity OptimizePI环境中设置一项设计通常工程时间需要不到30分钟,能够引导用户通过工作流逐步完成每项任务。初始设置包括导入PCB或IC封装设计,并识别对应于公司去耦电容优选零件表的Sigrity OptimizePI库。此库除了去耦电容器件和放置成本外,还包含供应商提供的电气模型。设置选项可启用去耦电容器选择筛选,使设备对整体PDN性能的重要性产生偏差,及诸如此类。单个去耦电容选择可能仅限于库中的一个子集,或去耦电容大小限制。交互式结果窗口可用于备选设计方案的探究上。Sigrity OptimizePI结果可以导出到电子表格中,用于对布局系统进行反向标注。

图2 用于后期布局优化的Sigrity OptimizePI工作流


图3 PowerTree技术使设计工程师能够进行早期可视化并定义模拟标准,以确保布局设计师的去耦电容布局和PDN设计满足每个组件上每个电源导轨的目标阻抗要求。



集成
支持多处理器的Microsoft Windows和Linux配合使用
面向Cadence、Mentor Graphics、Altium、Zuken等的PCB和IC封装布局数据库接口。



成功案例