全国销售免费咨询热线
400-0077-961
Cadence 数字和定制/模拟设计流程获得 TSMC 最新 N3E 和 N2 工艺技术认证
时间:2023-04-26
作者:Xinqiao
阅读 589次

内容提要

l  双方协力加速 N3E N2 节点上的人工智能、超大规模和移动 IC 开发

l  共同客户积极使用 N3E N2 PDK 进行设计

l  支持 TSMC 最新节点的 Cadence 流程可提供最佳 PPA、简易的模拟迁移并加快产品上市

中国,上海—楷登电子(美国 Cadence 公司,NASDAQCDNS)今日宣布,Cadence 数字和定制/模拟设计流程已通过 TSMC 代工厂 N3E N2 先进工艺认证,支持 TSMC 新的设计规则手册 (DRM)。通过持续的合作,两家公司还提供了相应的 N3E N2 制程设计套件 (PDK),可加快上述节点的移动、人工智能和超大规模计算 IC 设计创新。客户已开始使用最新的节点和经过认证的 Cadence®流程来实现最佳的功率、性能和面积 (PPA) 目标,简化模拟迁移过程,并缩短上市时间。

N3E N2工艺的数字全流程认证

Cadence TSMC 紧密合作,确保完整的 RTL-to-GDS 流程符合 TSMC N3E N2 节点要求,其中包括 InnovusImplementation SystemQuantusExtraction Solution QuantusField SolverTempusTiming Signoff Solution ECO OptionPegasusVerification SystemLiberateCharacterization PortfolioVoltusIC Power Integrity Solution 以及 Voltus-Fi Custom Power Integrity SolutionGenusSynthesis Solution 和预测性 iSpatial 技术也支持最新的 N3E N2 工艺技术。

完整的 Cadence 数字实现和签核流程支持一系列新设计功能,包括从综合到签核工程变更命令 (ECO) 在内的原生混合单元行优化,用于在 N3E 节点实现最佳 PPA 结果;以及单元引脚对齐和连接支持。该流程支持快速采用,便于客户立即体验与 TSMC 最新 N3E N2 工艺技术相关的各项优势。

N3E N2 定制/模拟流程认证

Cadence Virtuoso®Studio,包括 Virtuoso Schematic EditorVirtuoso ADE Suite Virtuoso Layout Suite,以及 Spectre®Simulation Platform,包括 Spectre X SimulatorSpectre Accelerated Parallel Simulator (APS)Spectre eXtensive Partitioning Simulator (XPS) Spectre RF Option,这些产品均经过优化,可用于管理工艺角仿真、统计分析、确定设计中心和电路优化。最新的 Virtuoso ADE Suite 架构能够在现代计算集群或公有云/私有云中并行运行多达数千个仿真点,从而帮助用户优化设计。

Virtuoso Layout Suite 包含多项创新,旨在提供更高效的 IC layout,包括提高性能和扩展性;基于网格的结构化器件摆放方法,带有互动式的辅助功能,用于摆放器件、布线、填充和虚拟插入;一个新的器件级自动布线工具,旨在解决先进制程节点挑战;增强的模拟迁移和 layout 重用功能,用于移植最新 TSMC 先进制程节点的定制设计和 layout;集成的寄生参数提取和 EM-IR 检查;以及使用 Pegasus Verification Solution 提供的集成式签核质量物理验证功能。

“我们有必要确保客户能够使用已经通过先进的 N3E N2 工艺认证的设计工具,”TSMC 设计基础设施管理部主管 Dan Kochpatcharin 说,“我们与 Cadence 持续合作,坚持不懈地寻找新的方法,为我们的客户提供价值,帮助他们实现下一代芯片创新。”

Cadence TSMC 致力于推动技术进步,塑造电子设计的未来,并帮助工程师实现 PPA 和生产力目标,”Cadence 公司资深副总裁兼数字与签核事业部总经理 Chin-Chi Teng 博士表示,“随着芯片需求持续增长,创新的步伐也必须保持同步,我们可以信心十足地保证,客户使用我们的数字和定制/模拟设计流程,加上 TSMC N3E N2 技术,一定能够实现设计成功。”

Cadence 的数字和定制/模拟设计流程支持 Cadence 的智能系统设计 (Intelligent System Design) 战略,旨在实现系统级芯片 (SoC) 的卓越设计。要了解更多关于 Cadence 先进节点解决方案信息,请访问 www.cadence.com/go/advndn3en2